Návrh a implementace opatření proti útokům postranními kanály na platformě FPGA

V současné době dochází k výraznému pokroku v oblasti digitálních systémů a kryptografie, vyžadující adekvátní zabezpečení před různými formami útoků. Zvláštní pozornost je věnována rozvoji na platformě FPGA (Field-Programmable Gate Array), která poskytuje flexibilitu a výkon pro implementaci různorodých aplikací, včetně kryptografických algoritmů. Tato semestrální práce se zaměřuje na systematickou analýzu možných úniků citlivých informací z implementace kryptografického schématu na platformě FPGA. V~práci je představena platforma FPGA, včetně programovacích jazyků HDL (Hardware Description Language) jako Verilog nebo VHDL. Poté je zde představen obecný přehled o postranních kanálech a jejich typech, opatřeních proti útokům a podrobný popis bezpečnostních technik. Další kapitolou je kryptografické schéma AES a popsání jeho operací. Je zde věnována kapitola i srovnání aktuálních článků dané problematiky. Následuje popis odborného pracoviště, jako je např. osciloskop nebo hardwarová deska Sakura-X (Sasebo-GIII). V závěrečné části jsou prezentovány výsledky měření bez jakéhokoliv opatření, pouze je implementovaný algoritmus AES a následně v další části je návrh protiopatření, který je implementován a změřen. Výsledky jsou následně popsány a zobrazeny v grafické podobě.

Grantor dc:publisher

Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií

Author dc:creator

• Kuřina, Petr

Advisor dc:contributor.advisor

• Dobiáš, Patrik

• analýza
• FPGA
• kryptoanalýza
• postranní kanály
• útok
• AES
• návrh
• VHDL
• Sakura-X
• analysis
• cryptanalysis
• side channels
• attack
• design

Statement dc:rights

• Standardní licenční smlouva - přístup k plnému textu bez omezení

Language dc:language.iso

cs

Dc Identifier Other

159226

OAI identifier oai:identifier

oai:dspace.vut.cz:11012/246105