FPGA akcelerace AES-GCM pro IPsec šifrování

Tato práce se zabývá návrhem a implementací šifrovacího algoritmu AES-GCM určeného pro vysokorychlostní komunikaci v rámci protokolu IPSec. Návrh vychází z principů úplné paralelizace GCM, přičemž cílem je dosáhnout teoretické propustnosti alespoň 100 Gbps. Implementace byla realizována v jazyce VHDL a testována ve vývojovém prostředí Vivado na platformě FPGA. Výstupem práce je funkční modul AES-GCM, který lze integrovat do síťových karet pro akceleraci šifrování a dešifrování paketů.

Grantor dc:publisher

Vysoké učení technické v Brně. Fakulta informačních technologií

Author dc:creator

• Hamadej, Jakub

Advisor dc:contributor.advisor

• Kekely, Lukáš

• IPSec
• AES
• GCM
• AES GCM
• Symetrické šifrování
• FPGA
• Symmetric encryption

Statement dc:rights

• Standardní licenční smlouva - přístup k plnému textu bez omezení

Language dc:language.iso

cs

Dc Identifier Other

161791

OAI identifier oai:identifier

oai:dspace.vut.cz:11012/254339