Uma heurística gulosa para Modulo Scheduling em arquiteturas reconfiguráveis em tempo de execução

Atualmente, a quantidade de dados gerados pelas aplicações vem crescendo mais rapidamente do que a lei de Moore. Arquiteturas reconfiguráveis de grão grosso também chamadas de CGRA (Coarse Grained Reconfigurable Architecture), tem sido propostas para tentar tratar esse grande fluxo de dados, levando em con- sideração também a necessidade de eficiência em termos de potência, energia e desempenho. Um dos desafios é o mapeamento dos laços de computação intensiva nas CGRAs. Este trabalho propõem um algoritmo guloso, simples e rápido, que pode ser implementado em hardware e ser usado em tempo de execução. Enquanto soluções anteriores obtinham respostas em segundos, a abordagem proposta reduz o tempo de mapeamento para ordem de microssegundos. Portanto, a solução proposta é viável para mapear laços em tempo de execução.

Grantor dc:publisher

Universidade Federal de Viçosa

Year dc:date.issued

2013

Author dc:creator

• Costa, Lucas Mucida

• Modulo scheduling
• Hardware reconfigurável
• Software pipelining
• Reconfigurable hardware

Statement dc:rights

• Acesso Aberto

Language dc:language

por

Repository record dc:identifier.uri

http://locus.ufv.br/handle/123456789/2658

OAI identifier oai:identifier

oai:locus.ufv.br:123456789/2658