{"id":{"repo_id":"brazil-ufv","oai_identifier":"oai:locus.ufv.br:123456789/2658"},"canonical_url":"https://search.dev.ndltd.org/etd/brazil-ufv/oai:locus.ufv.br:123456789/2658","repository":{"repo_id":"brazil-ufv","name":"Brazil UFV","base_url":"https://locus.ufv.br/server/oai/request"},"display":{"title":"Uma heurística gulosa para Modulo Scheduling em arquiteturas reconfiguráveis em tempo de execução","abstract":"Atualmente, a quantidade de dados gerados pelas aplicações vem crescendo mais rapidamente do que a lei de Moore. Arquiteturas reconfiguráveis de grão grosso também chamadas de CGRA (Coarse Grained Reconfigurable Architecture), tem sido propostas para tentar tratar esse grande fluxo de dados, levando em con- sideração também a necessidade de eficiência em termos de potência, energia e desempenho. Um dos desafios é o mapeamento dos laços de computação intensiva nas CGRAs. Este trabalho propõem um algoritmo guloso, simples e rápido, que pode ser implementado em hardware e ser usado em tempo de execução. Enquanto soluções anteriores obtinham respostas em segundos, a abordagem proposta reduz o tempo de mapeamento para ordem de microssegundos. Portanto, a solução proposta é viável para mapear laços em tempo de execução.","abstract_html":"Atualmente, a quantidade de dados gerados pelas aplicações vem crescendo mais rapidamente do que a lei de Moore. Arquiteturas reconfiguráveis de grão grosso também chamadas de CGRA (Coarse Grained Reconfigurable Architecture), tem sido propostas para tentar tratar esse grande fluxo de dados, levando em con- sideração também a necessidade de eficiência em termos de potência, energia e desempenho. Um dos desafios é o mapeamento dos laços de computação intensiva nas CGRAs. Este trabalho propõem um algoritmo guloso, simples e rápido, que pode ser implementado em hardware e ser usado em tempo de execução. Enquanto soluções anteriores obtinham respostas em segundos, a abordagem proposta reduz o tempo de mapeamento para ordem de microssegundos. Portanto, a solução proposta é viável para mapear laços em tempo de execução.","abstract_has_math":false,"creators":["Costa, Lucas Mucida"],"institution":"Universidade Federal de Viçosa","degree_name":null,"degree_level":null,"degree_discipline":null,"degree_department":null,"school":null,"contributors":[],"advisors":[],"committee_chairs":[],"committee_members":[],"year":2013,"date_issued":"2013-07-23","date_published":"2013-07-23","updated_at":"2026-07-24T01:21:37Z","subjects":["Modulo scheduling","Hardware reconfigurável","Software pipelining","Reconfigurable hardware"],"languages":["por"],"rights":["Acesso Aberto"],"rights_urls":[],"identifier_entries":[]},"links":{"outbound_url":"http://locus.ufv.br/handle/123456789/2658","outbound_label":"Repository record","outbound_source":"dc:identifier.uri"},"metadata_groups":[{"id":"people","label":"People","entries":[{"key":"dc:creator","label":"Author","values":["Costa, Lucas Mucida"]}]},{"id":"academic_context","label":"Academic Context","entries":[{"key":"dc:date.accessioned","label":"Dc Date Accessioned","values":["2015-03-26T13:10:37Z"]},{"key":"dc:date.available","label":"Dc Date Available","values":["2014-04-30","2015-03-26T13:10:37Z"]},{"key":"dc:date.issued","label":"Date","values":["2013-07-23"]},{"key":"dc:publisher","label":"Institution","values":["Universidade Federal de Viçosa"]},{"key":"dc:publisher.department","label":"Dc Publisher Department","values":["Metodologias e técnicas da Computação; Sistemas de Computação"]},{"key":"dc:type","label":"Dc Type","values":["Dissertação"]}]},{"id":"subjects_keywords","label":"Subjects and Keywords","entries":[{"key":"dc:subject","label":"Dc Subject","values":["Modulo scheduling","Hardware reconfigurável","Software pipelining","Reconfigurable hardware"]}]},{"id":"language_rights","label":"Language and Rights","entries":[{"key":"dc:language","label":"Dc Language","values":["por"]},{"key":"dc:rights","label":"Dc Rights","values":["Acesso Aberto"]}]},{"id":"identifiers","label":"Identifiers","entries":[{"key":"dc:identifier.uri","label":"Identifier URI","values":["http://locus.ufv.br/handle/123456789/2658"]}]},{"id":"additional","label":"Additional Metadata","entries":[{"key":"dc:description.abstract","label":"Abstract","values":["Atualmente, a quantidade de dados gerados pelas aplicações vem crescendo mais rapidamente do que a lei de Moore. Arquiteturas reconfiguráveis de grão grosso também chamadas de CGRA (Coarse Grained Reconfigurable Architecture), tem sido propostas para tentar tratar esse grande fluxo de dados, levando em con- sideração também a necessidade de eficiência em termos de potência, energia e desempenho. Um dos desafios é o mapeamento dos laços de computação intensiva nas CGRAs. Este trabalho propõem um algoritmo guloso, simples e rápido, que pode ser implementado em hardware e ser usado em tempo de execução. Enquanto soluções anteriores obtinham respostas em segundos, a abordagem proposta reduz o tempo de mapeamento para ordem de microssegundos. Portanto, a solução proposta é viável para mapear laços em tempo de execução.","Nowadays, the amount of data generated by applications has been growing faster than Moore s law. Coarse grain reconfigurable architectures also called CGRA has been proposed to handle this large data streams, considering power, energy and performance is needed. Mapping innerlopps in CGRAs is a challenge. This work proposes a greedy algorithm (simple and fast), which can be implemented in hardware and to be used at runtime. Comparing to previous solutions by three to five orders of magnitude, our approach reduces the mapping time. Thus, the proposed solution is viable to handle with the demand for data flow at runtime."]},{"key":"dc:format","label":"Dc Format","values":["application/pdf"]},{"key":"dc:title","label":"Title","values":["Uma heurística gulosa para Modulo Scheduling em arquiteturas reconfiguráveis em tempo de execução"]}]}],"canonical_facts":{"dc:creator":["Costa, Lucas Mucida"],"dc:date.accessioned":["2015-03-26T13:10:37Z"],"dc:date.available":["2014-04-30","2015-03-26T13:10:37Z"],"dc:date.issued":["2013-07-23"],"dc:description.abstract":["Atualmente, a quantidade de dados gerados pelas aplicações vem crescendo mais rapidamente do que a lei de Moore. Arquiteturas reconfiguráveis de grão grosso também chamadas de CGRA (Coarse Grained Reconfigurable Architecture), tem sido propostas para tentar tratar esse grande fluxo de dados, levando em con- sideração também a necessidade de eficiência em termos de potência, energia e desempenho. Um dos desafios é o mapeamento dos laços de computação intensiva nas CGRAs. Este trabalho propõem um algoritmo guloso, simples e rápido, que pode ser implementado em hardware e ser usado em tempo de execução. Enquanto soluções anteriores obtinham respostas em segundos, a abordagem proposta reduz o tempo de mapeamento para ordem de microssegundos. Portanto, a solução proposta é viável para mapear laços em tempo de execução.","Nowadays, the amount of data generated by applications has been growing faster than Moore s law. Coarse grain reconfigurable architectures also called CGRA has been proposed to handle this large data streams, considering power, energy and performance is needed. Mapping innerlopps in CGRAs is a challenge. This work proposes a greedy algorithm (simple and fast), which can be implemented in hardware and to be used at runtime. Comparing to previous solutions by three to five orders of magnitude, our approach reduces the mapping time. Thus, the proposed solution is viable to handle with the demand for data flow at runtime."],"dc:format":["application/pdf"],"dc:identifier.uri":["http://locus.ufv.br/handle/123456789/2658"],"dc:language":["por"],"dc:publisher":["Universidade Federal de Viçosa"],"dc:publisher.department":["Metodologias e técnicas da Computação; Sistemas de Computação"],"dc:rights":["Acesso Aberto"],"dc:subject":["Modulo scheduling","Hardware reconfigurável","Software pipelining","Reconfigurable hardware"],"dc:title":["Uma heurística gulosa para Modulo Scheduling em arquiteturas reconfiguráveis em tempo de execução"],"dc:type":["Dissertação"]},"updated_at":"2026-07-24T01:21:37Z"}