{"id":{"repo_id":"sherbrooke","oai_identifier":"oai:usherbrooke.scholaris.ca:11143/1408"},"canonical_url":"https://search.dev.ndltd.org/etd/sherbrooke/oai:usherbrooke.scholaris.ca:11143/1408","repository":{"repo_id":"sherbrooke","name":"Université de Sherbrooke","base_url":"https://usherbrooke.scholaris.ca/server/oai/request"},"display":{"title":"Optimisation temporelle de circuits logiques par l'utilisation de tampons","abstract":"Avec la miniaturisation actuelle, les circuits démontrent de plus en plus l'importance des délais d'interconnexion. Afin de réduire ce délai, l'insertion de tampons doit être effectuée durant la synthèse logique et la synthèse physique. Cette activité d'optimisation est souvent basée sur la programmation dynamique. Dans ce mémoire, la technique branch-and-bound est utilisé et le problème pour le cas spécifique d'arbres de tampons équilibrés est résolu, où toutes les charges ont un temps requis et une capacité identique. Une analyse mathématique est faite pour tenir compte d'une variété de questions de conception telles que la topologie, la bibliothèque de tampons et le changement de phase en présence d'inverseur. En combinant la programmation dynamique et les techniques branch-and-bound, une méthode hybride est présentée qui améliore le temps d'exécution tout en conservant une utilisation de mémoire raisonnable. Les concepts mathématiques et algorithmiques fondamentaux utilisés dans ce mémoire peuvent être employés pour généraliser la méthode proposée pour un ensemble de charges avec des capacités et des temps requis différents.","abstract_html":"Avec la miniaturisation actuelle, les circuits démontrent de plus en plus l'importance des délais d'interconnexion. Afin de réduire ce délai, l'insertion de tampons doit être effectuée durant la synthèse logique et la synthèse physique. Cette activité d'optimisation est souvent basée sur la programmation dynamique. Dans ce mémoire, la technique branch-and-bound est utilisé et le problème pour le cas spécifique d'arbres de tampons équilibrés est résolu, où toutes les charges ont un temps requis et une capacité identique. Une analyse mathématique est faite pour tenir compte d'une variété de questions de conception telles que la topologie, la bibliothèque de tampons et le changement de phase en présence d'inverseur. En combinant la programmation dynamique et les techniques branch-and-bound, une méthode hybride est présentée qui améliore le temps d'exécution tout en conservant une utilisation de mémoire raisonnable. Les concepts mathématiques et algorithmiques fondamentaux utilisés dans ce mémoire peuvent être employés pour généraliser la méthode proposée pour un ensemble de charges avec des capacités et des temps requis différents.","abstract_has_math":false,"creators":["Rabbani, Amir Hossein"],"institution":"Université de Sherbrooke","degree_name":"M. Sc. A.","degree_level":"Maîtrise","degree_discipline":"Génie électrique","degree_department":null,"school":null,"contributors":[],"advisors":["[non identifié]"],"committee_chairs":[],"committee_members":[],"year":2007,"date_issued":"2007","date_published":"2007","updated_at":"2026-07-27T21:07:49Z","subjects":[],"languages":["en"],"rights":[],"rights_urls":[],"identifier_entries":[]},"links":{"outbound_url":"https://hdl.handle.net/11143/1408","outbound_label":"Handle","outbound_source":"dc:identifier.uri"},"metadata_groups":[{"id":"people","label":"People","entries":[{"key":"dc:contributor.advisor","label":"Advisor","values":["[non identifié]"]},{"key":"dc:creator","label":"Author","values":["Rabbani, Amir Hossein"]}]},{"id":"academic_context","label":"Academic Context","entries":[{"key":"dc:date.accessioned","label":"Dc Date Accessioned","values":["2014-05-14T19:51:52Z"]},{"key":"dc:date.available","label":"Dc Date Available","values":["2014-05-14T19:51:52Z"]},{"key":"dc:date.issued","label":"Date","values":["2007"]},{"key":"dc:publisher","label":"Institution","values":["Université de Sherbrooke"]},{"key":"dc:type","label":"Dc Type","values":["Mémoire de maîtrise"]},{"key":"thesis:degree_discipline","label":"Discipline","values":["Génie électrique"]},{"key":"thesis:degree_level","label":"Degree Level","values":["Maîtrise"]},{"key":"thesis:degree_name","label":"Degree Name","values":["M. Sc. A."]},{"key":"thesis:institution_name","label":"Thesis Institution Name","values":["Université de Sherbrooke"]}]},{"id":"language_rights","label":"Language and Rights","entries":[{"key":"dc:language.iso","label":"Language (ISO)","values":["en"]}]},{"id":"identifiers","label":"Identifiers","entries":[{"key":"dc:identifier.uri","label":"Identifier URI","values":["https://hdl.handle.net/11143/1408"]}]},{"id":"additional","label":"Additional Metadata","entries":[{"key":"dc:description.abstract","label":"Abstract","values":["Avec la miniaturisation actuelle, les circuits démontrent de plus en plus l'importance des délais d'interconnexion. Afin de réduire ce délai, l'insertion de tampons doit être effectuée durant la synthèse logique et la synthèse physique. Cette activité d'optimisation est souvent basée sur la programmation dynamique. Dans ce mémoire, la technique branch-and-bound est utilisé et le problème pour le cas spécifique d'arbres de tampons équilibrés est résolu, où toutes les charges ont un temps requis et une capacité identique. Une analyse mathématique est faite pour tenir compte d'une variété de questions de conception telles que la topologie, la bibliothèque de tampons et le changement de phase en présence d'inverseur. En combinant la programmation dynamique et les techniques branch-and-bound, une méthode hybride est présentée qui améliore le temps d'exécution tout en conservant une utilisation de mémoire raisonnable. Les concepts mathématiques et algorithmiques fondamentaux utilisés dans ce mémoire peuvent être employés pour généraliser la méthode proposée pour un ensemble de charges avec des capacités et des temps requis différents."]},{"key":"dc:title","label":"Title","values":["Optimisation temporelle de circuits logiques par l'utilisation de tampons"]}]}],"canonical_facts":{"dc:contributor.advisor":["[non identifié]"],"dc:creator":["Rabbani, Amir Hossein"],"dc:date.accessioned":["2014-05-14T19:51:52Z"],"dc:date.available":["2014-05-14T19:51:52Z"],"dc:date.issued":["2007"],"dc:description.abstract":["Avec la miniaturisation actuelle, les circuits démontrent de plus en plus l'importance des délais d'interconnexion. Afin de réduire ce délai, l'insertion de tampons doit être effectuée durant la synthèse logique et la synthèse physique. Cette activité d'optimisation est souvent basée sur la programmation dynamique. Dans ce mémoire, la technique branch-and-bound est utilisé et le problème pour le cas spécifique d'arbres de tampons équilibrés est résolu, où toutes les charges ont un temps requis et une capacité identique. Une analyse mathématique est faite pour tenir compte d'une variété de questions de conception telles que la topologie, la bibliothèque de tampons et le changement de phase en présence d'inverseur. En combinant la programmation dynamique et les techniques branch-and-bound, une méthode hybride est présentée qui améliore le temps d'exécution tout en conservant une utilisation de mémoire raisonnable. Les concepts mathématiques et algorithmiques fondamentaux utilisés dans ce mémoire peuvent être employés pour généraliser la méthode proposée pour un ensemble de charges avec des capacités et des temps requis différents."],"dc:identifier.uri":["https://hdl.handle.net/11143/1408"],"dc:language.iso":["en"],"dc:publisher":["Université de Sherbrooke"],"dc:title":["Optimisation temporelle de circuits logiques par l'utilisation de tampons"],"dc:type":["Mémoire de maîtrise"],"thesis:degree_discipline":["Génie électrique"],"thesis:degree_level":["Maîtrise"],"thesis:degree_name":["M. Sc. A."],"thesis:institution_name":["Université de Sherbrooke"]},"updated_at":"2026-07-27T21:07:49Z"}