{"id":{"repo_id":"oldenburg","oai_identifier":"oai:oops.uni-oldenburg.de:442"},"canonical_url":"https://search.dev.ndltd.org/etd/oldenburg/oai:oops.uni-oldenburg.de:442","repository":{"repo_id":"oldenburg","name":"Carl von Ossietzky Universität Oldenburg","base_url":"http://oops.uni-oldenburg.de/cgi/oai2"},"display":{"title":"COMDES: Simulations- undVerifikationstechiken für den Hardware Entwurf auf Systemebene","abstract":"COMDES stellt eine Erweiterung heutiger CAD Tools auf Systemebene dar, wie sie für die Entwicklung komplexer Rechnerarchitekturen adäquat und notwendig ist. COMDES integriert verschiedene formale Methoden der Spezifikation, Simulation und Verifikation in einer homogenen Entwicklungsumgebung, welche alle Phasen eines formal korrekten Entwurfs unterstützt. Die Arbeit stellt - ausgehend von einer Systembeschreibung aus Sicht des Designers - die verwandten Technologien dar. Basierend auf dem Kalkül der Petrinetze werden explizite und symbolische Simulations- und Verifikationsszenarien vorgestellt. Die Anwendung der symbolischen Verifikationskomponente von COMDES auf industrielle, VHDL und StateChart basierte Designszenarien, stellt deren Leistungsfähigkeit unter Beweis.","abstract_html":"COMDES stellt eine Erweiterung heutiger CAD Tools auf Systemebene dar, wie sie für die Entwicklung komplexer Rechnerarchitekturen adäquat und notwendig ist. COMDES integriert verschiedene formale Methoden der Spezifikation, Simulation und Verifikation in einer homogenen Entwicklungsumgebung, welche alle Phasen eines formal korrekten Entwurfs unterstützt. Die Arbeit stellt - ausgehend von einer Systembeschreibung aus Sicht des Designers - die verwandten Technologien dar. Basierend auf dem Kalkül der Petrinetze werden explizite und symbolische Simulations- und Verifikationsszenarien vorgestellt. Die Anwendung der symbolischen Verifikationskomponente von COMDES auf industrielle, VHDL und StateChart basierte Designszenarien, stellt deren Leistungsfähigkeit unter Beweis.","abstract_has_math":false,"creators":["Pargmann, Hergen"],"institution":"Universität Oldenburg","degree_name":null,"degree_level":"thesis.doctoral","degree_discipline":null,"degree_department":null,"school":null,"contributors":[],"advisors":[],"committee_chairs":[],"committee_members":[],"year":1997,"date_issued":"1997-12-18","date_published":"1997-12-18","updated_at":"2026-07-27T20:27:27Z","subjects":["[Keine Schlagwörter von Autor/in vergeben.]"],"languages":[],"rights":[],"rights_urls":[],"identifier_entries":[]},"links":{"outbound_url":"http://oops.uni-oldenburg.de/442","outbound_label":"Repository record","outbound_source":"source_url"},"metadata_groups":[{"id":"people","label":"People","entries":[{"key":"dc:creator","label":"Author","values":["Pargmann, Hergen"]}]},{"id":"academic_context","label":"Academic Context","entries":[{"key":"dc:publisher","label":"Institution","values":["BIS der Universität Oldenburg"]},{"key":"dc:type","label":"Dc Type","values":["doctoralThesis"]},{"key":"thesis:degree_level","label":"Degree Level","values":["thesis.doctoral"]},{"key":"thesis:institution_name","label":"Thesis Institution Name","values":["Universität Oldenburg"]}]},{"id":"subjects_keywords","label":"Subjects and Keywords","entries":[{"key":"dc:subject","label":"Dc Subject","values":["[Keine Schlagwörter von Autor/in vergeben.]"]}]},{"id":"additional","label":"Additional Metadata","entries":[{"key":"dc:description.abstract","label":"Abstract","values":["COMDES stellt eine Erweiterung heutiger CAD Tools auf Systemebene dar, wie sie für die Entwicklung komplexer Rechnerarchitekturen adäquat und notwendig ist. COMDES integriert verschiedene formale Methoden der Spezifikation, Simulation und Verifikation in einer homogenen Entwicklungsumgebung, welche alle Phasen eines formal korrekten Entwurfs unterstützt. Die Arbeit stellt - ausgehend von einer Systembeschreibung aus Sicht des Designers - die verwandten Technologien dar. Basierend auf dem Kalkül der Petrinetze werden explizite und symbolische Simulations- und Verifikationsszenarien vorgestellt. Die Anwendung der symbolischen Verifikationskomponente von COMDES auf industrielle, VHDL und StateChart basierte Designszenarien, stellt deren Leistungsfähigkeit unter Beweis.","COMDES presents an extension of common CAD tools on system level as they required and adequat for the develoment of complex system architectures. COMDES integrates various different formal methods for specification, simulation and verification in a homogenous design environment, which supports all phases of a formal correct hardware design. The work presents - starting from a system description from a designers point of view - the used technologies. Based on the calculus of Petri-nets differnet explicit and symbolic verification scenarios are presented. The Application of the COMDES symbolic verification component to industriel, VHDL and StateChart based design scenarios demonstrates and proves the ability of the COMDES approach."]},{"key":"dc:format.medium","label":"Dc Format Medium","values":["application/pdf"]},{"key":"dc:title","label":"Title","values":["COMDES: Simulations- undVerifikationstechiken für den Hardware Entwurf auf Systemebene"]}]}],"canonical_facts":{"dc:creator":["Pargmann, Hergen"],"dc:description.abstract":["COMDES stellt eine Erweiterung heutiger CAD Tools auf Systemebene dar, wie sie für die Entwicklung komplexer Rechnerarchitekturen adäquat und notwendig ist. COMDES integriert verschiedene formale Methoden der Spezifikation, Simulation und Verifikation in einer homogenen Entwicklungsumgebung, welche alle Phasen eines formal korrekten Entwurfs unterstützt. Die Arbeit stellt - ausgehend von einer Systembeschreibung aus Sicht des Designers - die verwandten Technologien dar. Basierend auf dem Kalkül der Petrinetze werden explizite und symbolische Simulations- und Verifikationsszenarien vorgestellt. Die Anwendung der symbolischen Verifikationskomponente von COMDES auf industrielle, VHDL und StateChart basierte Designszenarien, stellt deren Leistungsfähigkeit unter Beweis.","COMDES presents an extension of common CAD tools on system level as they required and adequat for the develoment of complex system architectures. COMDES integrates various different formal methods for specification, simulation and verification in a homogenous design environment, which supports all phases of a formal correct hardware design. The work presents - starting from a system description from a designers point of view - the used technologies. Based on the calculus of Petri-nets differnet explicit and symbolic verification scenarios are presented. The Application of the COMDES symbolic verification component to industriel, VHDL and StateChart based design scenarios demonstrates and proves the ability of the COMDES approach."],"dc:format.medium":["application/pdf"],"dc:publisher":["BIS der Universität Oldenburg"],"dc:subject":["[Keine Schlagwörter von Autor/in vergeben.]"],"dc:title":["COMDES: Simulations- undVerifikationstechiken für den Hardware Entwurf auf Systemebene"],"dc:type":["doctoralThesis"],"thesis:degree_level":["thesis.doctoral"],"thesis:institution_name":["Universität Oldenburg"]},"updated_at":"2026-07-27T20:27:27Z"}