{"id":{"repo_id":"heid-thes","oai_identifier":"oai:archiv.ub.uni-heidelberg.de:26"},"canonical_url":"https://search.dev.ndltd.org/etd/heid-thes/oai:archiv.ub.uni-heidelberg.de:26","repository":{"repo_id":"heid-thes","name":"Universität Heidelberg ; Thes","base_url":"http://archiv.ub.uni-heidelberg.de/volltextserver/cgi/oai2"},"display":{"title":"Charakterisierung des HELIX-128-Auslesechips für HERA-b","abstract":"Diese Arbeit beschreibt die Charakterisierung des CMOS-Chips HELIX 128. Der HELIX 128 wurde im ASIC-Labor Heidelberg entwickelt und wird als Auslesechip für den Vertexdetektor und die Mikrostreifengaskammern des inneren Spurkammersystems am Experiment HERA-B eingesetzt werden. Er besteht aus 128 ladungsempfindlichen, rauscharmen Vorverstärkern, einem analogen Zwischenspeicher sowie einem Multiplexer, der die auszulesenden Analogdaten zeitlich hintereinander ausgibt. Zusätzlich befindet sich hinter jedem Eingangskanal ein Komparator, der bei überschreiten einer Referenzspannung ein Triggersignal ausgibt. Es wird die Architektur des HELIX 128 vorgestellt und die einzelnen Funktionselemente erläutert. Der Meßaufbau wird dargestellt sowie die gewonnenen Meßergebnisse präsentiert.","abstract_html":"Diese Arbeit beschreibt die Charakterisierung des CMOS-Chips HELIX 128. Der HELIX 128 wurde im ASIC-Labor Heidelberg entwickelt und wird als Auslesechip für den Vertexdetektor und die Mikrostreifengaskammern des inneren Spurkammersystems am Experiment HERA-B eingesetzt werden. Er besteht aus 128 ladungsempfindlichen, rauscharmen Vorverstärkern, einem analogen Zwischenspeicher sowie einem Multiplexer, der die auszulesenden Analogdaten zeitlich hintereinander ausgibt. Zusätzlich befindet sich hinter jedem Eingangskanal ein Komparator, der bei überschreiten einer Referenzspannung ein Triggersignal ausgibt. Es wird die Architektur des HELIX 128 vorgestellt und die einzelnen Funktionselemente erläutert. Der Meßaufbau wird dargestellt sowie die gewonnenen Meßergebnisse präsentiert.","abstract_has_math":false,"creators":["Sexauer, Edgar"],"institution":"Universität Heidelberg","degree_name":null,"degree_level":"master","degree_discipline":null,"degree_department":null,"school":null,"contributors":[],"advisors":[],"committee_chairs":[],"committee_members":[],"year":null,"date_issued":"","date_published":null,"updated_at":"2026-07-24T02:30:47Z","subjects":[],"languages":[],"rights":[],"rights_urls":[],"identifier_entries":[]},"links":{"outbound_url":"http://www.ub.uni-heidelberg.de/archiv/26","outbound_label":"Repository record","outbound_source":"source_url"},"metadata_groups":[{"id":"people","label":"People","entries":[{"key":"dc:creator","label":"Author","values":["Sexauer, Edgar"]}]},{"id":"academic_context","label":"Academic Context","entries":[{"key":"dc:publisher","label":"Institution","values":["Universitätsbibliothek Heidelberg"]},{"key":"dc:type","label":"Dc Type","values":["masterThesis"]},{"key":"thesis:degree_level","label":"Degree Level","values":["master"]},{"key":"thesis:institution_name","label":"Thesis Institution Name","values":["Universität Heidelberg"]}]},{"id":"additional","label":"Additional Metadata","entries":[{"key":"dc:description.abstract","label":"Abstract","values":["Diese Arbeit beschreibt die Charakterisierung des CMOS-Chips HELIX 128. Der HELIX 128 wurde im ASIC-Labor Heidelberg entwickelt und wird als Auslesechip für den Vertexdetektor und die Mikrostreifengaskammern des inneren Spurkammersystems am Experiment HERA-B eingesetzt werden. Er besteht aus 128 ladungsempfindlichen, rauscharmen Vorverstärkern, einem analogen Zwischenspeicher sowie einem Multiplexer, der die auszulesenden Analogdaten zeitlich hintereinander ausgibt. Zusätzlich befindet sich hinter jedem Eingangskanal ein Komparator, der bei überschreiten einer Referenzspannung ein Triggersignal ausgibt. Es wird die Architektur des HELIX 128 vorgestellt und die einzelnen Funktionselemente erläutert. Der Meßaufbau wird dargestellt sowie die gewonnenen Meßergebnisse präsentiert."]},{"key":"dc:format.medium","label":"Dc Format Medium","values":["application/pdf"]},{"key":"dc:title","label":"Title","values":["Charakterisierung des HELIX-128-Auslesechips für HERA-b"]}]}],"canonical_facts":{"dc:creator":["Sexauer, Edgar"],"dc:description.abstract":["Diese Arbeit beschreibt die Charakterisierung des CMOS-Chips HELIX 128. Der HELIX 128 wurde im ASIC-Labor Heidelberg entwickelt und wird als Auslesechip für den Vertexdetektor und die Mikrostreifengaskammern des inneren Spurkammersystems am Experiment HERA-B eingesetzt werden. Er besteht aus 128 ladungsempfindlichen, rauscharmen Vorverstärkern, einem analogen Zwischenspeicher sowie einem Multiplexer, der die auszulesenden Analogdaten zeitlich hintereinander ausgibt. Zusätzlich befindet sich hinter jedem Eingangskanal ein Komparator, der bei überschreiten einer Referenzspannung ein Triggersignal ausgibt. Es wird die Architektur des HELIX 128 vorgestellt und die einzelnen Funktionselemente erläutert. Der Meßaufbau wird dargestellt sowie die gewonnenen Meßergebnisse präsentiert."],"dc:format.medium":["application/pdf"],"dc:publisher":["Universitätsbibliothek Heidelberg"],"dc:title":["Charakterisierung des HELIX-128-Auslesechips für HERA-b"],"dc:type":["masterThesis"],"thesis:degree_level":["master"],"thesis:institution_name":["Universität Heidelberg"]},"updated_at":"2026-07-24T02:30:47Z"}