Aufbau der Ausleseelektronik für das äußere Spurkammersystem des LHCb-Detektors

Die Ausleseelektronik des äußeren Spurkammersystems des LHCb-Detektors miát die Driftzeiten in den Straw-Proportionalzählern, digitalisiert das Zeitsignal und speichert es in einem 160 Worte tiefen Speicher. Bei positiver Vortriggerentscheidung wird die Driftzeitinformation serialisiert und über Glasfaserkabel zu einer Speicher- und Triggerkarte geschickt. Hier werden die Daten deserialisiert, geprüft, in eine Ortsinformation umgewandelt und maximal 60 ms zwischengespeichert. Die in der ersten Entscheidungsebene selektierten Ereignisse gelangen zu einer PC-Farm mit ca. 1000 Prozessoren. Durch die hohe Proton-Wechselwirkungsrate von 40 MHz und einer Belegungsdichte von bis zu 10%, ergeben sich große Anforderung an die Geschwindigkeit der Elektronik, die im Strahlbereich eingesetzt wird. Drei strahlenharte Mikrochips kommen in der Ausleseelektronik zum Einsatz. Der ASDBLR-Vorverstärker verstärkt und diskriminiert die Ladungspulse der Driftelektronen. Speziell für das äußere Spurkammersystem wurde der OTIS-TDC entwickelt, er muá alle 25 ns Driftzeiten von 32 Detektorkanälen messen. Für die Datenübertragung mit Glasfasern wird der GOL-Serialisierer genutzt, der die Daten von vier TDCs serialisiert und mit 1.6 GBit/s in eine strahlenharte Laserdiode speist. In der vorliegenden Arbeit wurden die Komponenten der Ausleseelektronik entwickelt, in die Auslesekette integriert und getestet.

Level thesis:degree_level

thesis.doctoral

Grantor dc:publisher

Universität Heidelberg

Year

2004

Author dc:creator

• Wiedner, Dirk

Contributors dc:contributor

• Eisele, Franz

Repository record source_url

http://www.ub.uni-heidelberg.de/archiv/5178

OAI identifier oai:identifier

oai:archiv.ub.uni-heidelberg.de:5178