Advanced characterization of 4H-SiC MOSFET channel [Caratterizzazione avanzata del canale 4H-SiC MOSFET]
Lo sviluppo di MOSFET di potenza ad alte prestazioni in carburo di silicio (SiC) rappresenta un passo fondamentale per l'avanzamento della moderna elettronica di potenza. Grazie all'ampio bandgap, all'elevata conducibilità termica e all'alto campo elettrico, il 4H-SiC è emerso come materiale chiave per dispositivi operanti in condizioni severe di corrente, tensione e temperatura elevate. Nonostante questi vantaggi, l'impiego estensivo dei MOSFET in SiC è ostacolato da sfide irrisolte relative all'interfaccia ossido/semiconduttore. Inoltre, i difetti cristallografici che si propagano attraverso gli strati epitassiali possono dare origine a meccanismi indesiderati di conduzione di corrente che compromettono la funzionalità del MOSFET. Tali problematiche influenzano direttamente la mobilità di canale, la stabilità della tensione di soglia, il comportamento della corrente di leakage e, in ultima analisi, l'affidabilità del dispositivo. La ricerca di dottorato presentata in questo lavoro affronta questi due aspetti centrali integrando la caratterizzazione su scala nanometrica ed elettrica con una modellizzazione analitica avanzata, al fine di chiarire i meccanismi che limitano le prestazioni del dispositivo e identificare strategie per l'ottimizzazione del processo. L'analisi su scala nanometrica delle regioni di canale e di body dei MOSFET in SiC è stata eseguita utilizzando tecniche a sonda a scansione, tra cui la microscopia a capacità a scansione (SCM), la microscopia a resistenza diffusa a scansione (SSRM) e la microscopia a impedenza a microonde a scansione (sMIM). Questi metodi complementari hanno permesso di determinare le distribuzioni locali di drogaggio, l'estensione del canale attivo e lo spessore del dielettrico, fornendo così un confronto diretto con le specifiche di progetto. L'applicazione combinata di SCM, SSRM e sMIM ha consentito una mappatura accurata del profilo di drogaggio del p-body e delle dimensioni effettive della regione di canale. È importante notare che è stato riscontrato come l'annealing in azoto modifichi i parametri strutturali del canale in prossimità dell'interfaccia con l'ossido, dimostrando così che le variazioni su scala nanometrica nella geometria e nella distribuzione dei dopanti esercitano un'influenza diretta sulla conduzione macroscopica. Inoltre, questo studio ha esaminato l'impatto dei difetti cristallografici estesi, con particolare attenzione alle inclusioni "a carota" (carrot-like) associate alla conversione locale del politipo da 4H-SiC a 3C-SiC. Una combinazione di caratterizzazione elettrica, μ-fotoluminescenza, spettroscopia μ-Raman e mappatura a sonda a scansione su scala nanometrica ha dimostrato che tali difetti, quando intersecano la regione attiva del dispositivo, influenzano fortemente la conduzione del diodo di body. Nello specifico, le aree difettose hanno mostrato un restringimento del bandgap, accompagnato da marcate variazioni del potenziale superficiale locale e deviazioni nella conduzione del body rispetto ai MOSFET di riferimento. Tali cambiamenti hanno comportato un aumento delle correnti di leakage, una maggiore ricombinazione dei portatori e una più elevata resistenza in serie ad alte densità di corrente, mentre la capacità di breakdown è rimasta inalterata. Questi risultati forniscono la prova diretta che i difetti “carrot-like”, sebbene non catastrofici rispetto al breakdown, introducono penalità significative in termini di efficienza e affidabilità, in particolare in condizioni di commutazione ripetitiva dove l'aumento del leakage si traduce in una maggiore dissipazione di potenza. Nella seconda parte della tesi è stata effettuata una caratterizzazione elettrica macroscopica per determinare l'influenza delle trappole di interfaccia al confine SiO2/SiC, che continuano a rappresentare una criticità sia per la mobilità di canale che per la stabilità della tensione di soglia. Per quantificare questi effetti, è stato sviluppato in MATLAB un framework analitico originale denominato Z-Model. A differenza degli approcci convenzionali, che spesso assumono condizioni elettrostatiche ideali (calcoli senza trappole), lo Z-Model ricalcola esplicitamente la distribuzione del potenziale superficiale in presenza di trappole di interfaccia, consentendo così una ricostruzione più accurata della loro posizione energetica all'interno del bandgap e della loro influenza sul comportamento delle curve capacità-tensione (C-V). In particolare, questa metodologia è stata prima validata su condensatori MOS, corroborata da simulazioni TCAD Sentaurus, e successivamente applicata a MOSFET laterali fabbricati in-house e sottoposti a post-deposition annealing (PDA) in ossido nitrico. Sono state effettuate misure sperimentali C-V sul canale del MOSFET per valutare l'efficacia del PDA nel ridurre le trappole di interfaccia. I risultati hanno rivelato che le densità delle trappole di interfaccia mostrano un aumento esponenziale vicino ai bordi di banda, con una marcata riduzione ottenuta attraverso i trattamenti PDA. Grazie al nuovo modello introdotto in questa tesi, le distorsioni C-V sperimentali osservate per diverse durate di annealing sono state riprodotte accuratamente e correlate con specifiche specie di difetti, tra cui cluster di carbonio, vacanze di ossigeno e complessi legati all'azoto. Complessivamente, è emerso che il PDA sopprime efficacemente le trappole di interfaccia, migliorando così le proprietà di conduzione del canale e diminuendo l'instabilità della tensione di soglia. L'impatto benefico, tuttavia, tende a saturare con tempi di annealing prolungati, mentre un'eccessiva incorporazione di azoto può indurre stati di difetto aggiuntivi. Tuttavia, questi difetti residui non hanno compromesso le prestazioni del dispositivo nelle condizioni operative indagate, sottolineando l'importanza di un metodo di annealing ottimizzato per il funzionamento affidabile ed efficiente dei MOSFET in SiC. In sintesi, la tesi fornisce una prospettiva completa sui due principali colli di bottiglia per l'affidabilità dei MOSFET in SiC. Da un lato, la definizione della regione attiva, in particolare le dimensioni del canale e il drogaggio del semiconduttore, combinata con imperfezioni strutturali come le inclusioni “carrot-like”, porta a perturbazioni locali che influenzano la conduzione di canale, le correnti di leakage e il comportamento del diodo di body, lasciando sostanzialmente inalterata la tensione di breakdown. Dall'altro lato, le trappole di interfaccia rimangono una limitazione primaria sia per la mobilità di canale che per la stabilità della tensione di soglia, con l'annealing in azoto che rappresenta una strategia di passivazione efficace, sebbene non illimitata. Integrando evidenze sperimentali su scala nanometrica con modellizzazione analitica e misure elettriche, questo lavoro offre un quadro completo per la caratterizzazione del canale, fattore centrale nel determinare le prestazioni e l'affidabilità dei MOSFET in SiC. I risultati non solo chiariscono l'interazione tra difetti del materiale e comportamento elettrico, ma identificano anche finestre di processo ottimali che bilanciano il miglioramento della mobilità con la soppressione delle trappole. Al di là delle loro implicazioni immediate per i MOSFET, gli approcci sviluppati in questo lavoro possono essere estesi ad altri dispositivi a banda proibita larga (wide-bandgap) che affrontano sfide simili all'interfaccia ossido/semiconduttore, e forniscono una solida base per la continua ottimizzazione dell'elettronica di potenza in SiC di prossima generazione.
4H-SiC, MOS, Metal-Oxide-Semiconductor, MOSFET, Metal-Oxide-Semiconductor Field-Effect Transistor, Interface Trap Density, Dit, SSRM, Scanning Spreading Resistance Microscopy, SCM, Scanning Capacitance Microscopy, sMIM, Scanning Microwave Impedance Microscopy, Carrier Profile
Networked Digital Library of Theses and Dissertations