{"id":{"repo_id":"brno-tech","oai_identifier":"oai:dspace.vut.cz:11012/53291"},"canonical_url":"https://search.dev.ndltd.org/etd/brno-tech/oai:dspace.vut.cz:11012/53291","repository":{"repo_id":"brno-tech","name":"Brno University of Technology","base_url":"https://dspace.vut.cz/oai/request"},"display":{"title":"Design of Digital Circuits at Transistor Level","abstract":"Práce se zaměřuje na návrh obvodů na úrovni tranzistorů, především za použití evoluční metody návrhu. Za tímto účelem je nutné volit rozumnou míru abstrakce a tak dosáhnout vyšší rychlosti ohodnocování kandidátních řešení pomocí fitness funkce. Práce probírá již vyzkoušené postupy návrhu obvodů na tranzistorové úrovni a z nich vybírá užitečné prvky pro vytvoření výkonějšího systému, který by byl schopen navrhovat komplexní logické obvody. Dále se práce zabývá implementací tohoto systému a probírá použitý přístup k řešení problémů návrhu a optimilizace tranzistorových obvodů použitím evoluce.","abstract_html":"Práce se zaměřuje na návrh obvodů na úrovni tranzistorů, především za použití evoluční metody návrhu. Za tímto účelem je nutné volit rozumnou míru abstrakce a tak dosáhnout vyšší rychlosti ohodnocování kandidátních řešení pomocí fitness funkce. Práce probírá již vyzkoušené postupy návrhu obvodů na tranzistorové úrovni a z nich vybírá užitečné prvky pro vytvoření výkonějšího systému, který by byl schopen navrhovat komplexní logické obvody. Dále se práce zabývá implementací tohoto systému a probírá použitý přístup k řešení problémů návrhu a optimilizace tranzistorových obvodů použitím evoluce.","abstract_has_math":false,"creators":["Kešner, Filip"],"institution":"Vysoké učení technické v Brně. Fakulta informačních technologií","degree_name":null,"degree_level":null,"degree_discipline":null,"degree_department":null,"school":null,"contributors":[],"advisors":["Vašíček, Zdeněk"],"committee_chairs":[],"committee_members":[],"year":null,"date_issued":"","date_published":null,"updated_at":"2026-07-24T01:22:53Z","subjects":["evoluce","návrh obvodů","kartézké genetické programování","diskrétení simulace","SPICE","tranzistor","CMOS","MOSFET","integrovaný obvod","optimalizace návrhu","evolution","evolotionary algorithms","transistor","integrated circuit","discrete simulation","cartesian genetic programming","design optimization"],"languages":["cs"],"rights":["Standardní licenční smlouva - přístup k plnému textu bez omezení"],"rights_urls":[],"identifier_entries":[{"key":"dc:identifier.other","label":"Dc Identifier Other","values":["78599"],"render_values":[{"text":"78599","href":null,"code":true}]}]},"links":{"outbound_url":"http://hdl.handle.net/11012/53291","outbound_label":"Handle","outbound_source":"dc:identifier.uri"},"metadata_groups":[{"id":"people","label":"People","entries":[{"key":"dc:contributor.advisor","label":"Advisor","values":["Vašíček, Zdeněk"]},{"key":"dc:creator","label":"Author","values":["Kešner, Filip"]}]},{"id":"academic_context","label":"Academic Context","entries":[{"key":"dc:publisher","label":"Institution","values":["Vysoké učení technické v Brně. Fakulta informačních technologií"]},{"key":"dc:type","label":"Dc Type","values":["Text"]},{"key":"thesis:institution_name","label":"Thesis Institution Name","values":["Ing."]}]},{"id":"subjects_keywords","label":"Subjects and Keywords","entries":[{"key":"dc:subject","label":"Dc Subject","values":["evoluce","návrh obvodů","kartézké genetické programování","diskrétení simulace","SPICE","tranzistor","CMOS","MOSFET","integrovaný obvod","optimalizace návrhu","evolution","evolotionary algorithms","transistor","integrated circuit","discrete simulation","cartesian genetic programming","design optimization"]}]},{"id":"language_rights","label":"Language and Rights","entries":[{"key":"dc:language.iso","label":"Language (ISO)","values":["cs"]},{"key":"dc:rights","label":"Dc Rights","values":["Standardní licenční smlouva - přístup k plnému textu bez omezení"]}]},{"id":"identifiers","label":"Identifiers","entries":[{"key":"dc:identifier.other","label":"Dc Identifier Other","values":["78599"]},{"key":"dc:identifier.uri","label":"Identifier URI","values":["http://hdl.handle.net/11012/53291"]}]},{"id":"additional","label":"Additional Metadata","entries":[{"key":"dc:description.abstract","label":"Abstract","values":["Práce se zaměřuje na návrh obvodů na úrovni tranzistorů, především za použití evoluční metody návrhu. Za tímto účelem je nutné volit rozumnou míru abstrakce a tak dosáhnout vyšší rychlosti ohodnocování kandidátních řešení pomocí fitness funkce. Práce probírá již vyzkoušené postupy návrhu obvodů na tranzistorové úrovni a z nich vybírá užitečné prvky pro vytvoření výkonějšího systému, který by byl schopen navrhovat komplexní logické obvody. Dále se práce zabývá implementací tohoto systému a probírá použitý přístup k řešení problémů návrhu a optimilizace tranzistorových obvodů použitím evoluce.","This work aims to design process of integrated circuits on the transistor level, specially using evolutionary algorithm. For this purpose it is necessary to choose reasonable level of abstraction during simulation, which is used for evaluation candidate solutions by fitness function. This simulation has to be fast enough to evaluate thousands of candidate solutions within seconds. This work discusses already used techniques for transistor level circuit design and it chooses useful parts for new design of faster and more reliable automated design process, which would be able to design complex logic circuits. The thesis also discusses implementation of this system and used approach with regard to encountered problems in transistor-level circuit design and optimization by evolution."]},{"key":"dc:title","label":"Title","values":["Design of Digital Circuits at Transistor Level"]}]}],"canonical_facts":{"dc:contributor.advisor":["Vašíček, Zdeněk"],"dc:creator":["Kešner, Filip"],"dc:description.abstract":["Práce se zaměřuje na návrh obvodů na úrovni tranzistorů, především za použití evoluční metody návrhu. Za tímto účelem je nutné volit rozumnou míru abstrakce a tak dosáhnout vyšší rychlosti ohodnocování kandidátních řešení pomocí fitness funkce. Práce probírá již vyzkoušené postupy návrhu obvodů na tranzistorové úrovni a z nich vybírá užitečné prvky pro vytvoření výkonějšího systému, který by byl schopen navrhovat komplexní logické obvody. Dále se práce zabývá implementací tohoto systému a probírá použitý přístup k řešení problémů návrhu a optimilizace tranzistorových obvodů použitím evoluce.","This work aims to design process of integrated circuits on the transistor level, specially using evolutionary algorithm. For this purpose it is necessary to choose reasonable level of abstraction during simulation, which is used for evaluation candidate solutions by fitness function. This simulation has to be fast enough to evaluate thousands of candidate solutions within seconds. This work discusses already used techniques for transistor level circuit design and it chooses useful parts for new design of faster and more reliable automated design process, which would be able to design complex logic circuits. The thesis also discusses implementation of this system and used approach with regard to encountered problems in transistor-level circuit design and optimization by evolution."],"dc:identifier.other":["78599"],"dc:identifier.uri":["http://hdl.handle.net/11012/53291"],"dc:language.iso":["cs"],"dc:publisher":["Vysoké učení technické v Brně. Fakulta informačních technologií"],"dc:rights":["Standardní licenční smlouva - přístup k plnému textu bez omezení"],"dc:subject":["evoluce","návrh obvodů","kartézké genetické programování","diskrétení simulace","SPICE","tranzistor","CMOS","MOSFET","integrovaný obvod","optimalizace návrhu","evolution","evolotionary algorithms","transistor","integrated circuit","discrete simulation","cartesian genetic programming","design optimization"],"dc:title":["Design of Digital Circuits at Transistor Level"],"dc:type":["Text"],"thesis:institution_name":["Ing."]},"updated_at":"2026-07-24T01:22:53Z"}