{"id":{"repo_id":"brno-tech","oai_identifier":"oai:dspace.vut.cz:11012/17430"},"canonical_url":"https://search.dev.ndltd.org/etd/brno-tech/oai:dspace.vut.cz:11012/17430","repository":{"repo_id":"brno-tech","name":"Brno University of Technology","base_url":"https://dspace.vut.cz/oai/request"},"display":{"title":"Využití techniky C2H při implementaci algoritmů pro FPGA","abstract":"Tato práce se zabývá technikou C2H a jejím využití pří implementaci algoritmů pro FPGA. V rámci práce je implementováno s využitím C2H několik struktur číslicových filtrů FIR a IIR, u kterých je provedeno porovnání z hlediska využitých zdrojů FPGA, maximální frekvence, latence, složitosti implementace a získaného zrychlení vůči samotnému procesoru Nios II. Také je vytvořen příklad pro zpracování obrazu pomocí lokálních operátorů implementovaných s využitím C2H, umožňující zobrazení výsledného obrazu na LCD displeji.","abstract_html":"Tato práce se zabývá technikou C2H a jejím využití pří implementaci algoritmů pro FPGA. V rámci práce je implementováno s využitím C2H několik struktur číslicových filtrů FIR a IIR, u kterých je provedeno porovnání z hlediska využitých zdrojů FPGA, maximální frekvence, latence, složitosti implementace a získaného zrychlení vůči samotnému procesoru Nios II. Také je vytvořen příklad pro zpracování obrazu pomocí lokálních operátorů implementovaných s využitím C2H, umožňující zobrazení výsledného obrazu na LCD displeji.","abstract_has_math":false,"creators":["Otisk, Libor"],"institution":"Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií","degree_name":null,"degree_level":null,"degree_discipline":null,"degree_department":null,"school":null,"contributors":[],"advisors":["Valach, Soběslav"],"committee_chairs":[],"committee_members":[],"year":null,"date_issued":"","date_published":null,"updated_at":"2026-07-24T01:22:19Z","subjects":["C2H","FPGA","akcelerátor","FIR","IIR","lokální operátor","accelerator","local operator"],"languages":["cs"],"rights":["Standardní licenční smlouva - přístup k plnému textu bez omezení"],"rights_urls":[],"identifier_entries":[{"key":"dc:identifier.other","label":"Dc Identifier Other","values":["52567"],"render_values":[{"text":"52567","href":null,"code":true}]}]},"links":{"outbound_url":"http://hdl.handle.net/11012/17430","outbound_label":"Handle","outbound_source":"dc:identifier.uri"},"metadata_groups":[{"id":"people","label":"People","entries":[{"key":"dc:contributor.advisor","label":"Advisor","values":["Valach, Soběslav"]},{"key":"dc:creator","label":"Author","values":["Otisk, Libor"]}]},{"id":"academic_context","label":"Academic Context","entries":[{"key":"dc:publisher","label":"Institution","values":["Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií"]},{"key":"dc:type","label":"Dc Type","values":["Text"]},{"key":"thesis:institution_name","label":"Thesis Institution Name","values":["Ing."]}]},{"id":"subjects_keywords","label":"Subjects and Keywords","entries":[{"key":"dc:subject","label":"Dc Subject","values":["C2H","FPGA","akcelerátor","FIR","IIR","lokální operátor","accelerator","local operator"]}]},{"id":"language_rights","label":"Language and Rights","entries":[{"key":"dc:language.iso","label":"Language (ISO)","values":["cs"]},{"key":"dc:rights","label":"Dc Rights","values":["Standardní licenční smlouva - přístup k plnému textu bez omezení"]}]},{"id":"identifiers","label":"Identifiers","entries":[{"key":"dc:identifier.other","label":"Dc Identifier Other","values":["52567"]},{"key":"dc:identifier.uri","label":"Identifier URI","values":["http://hdl.handle.net/11012/17430"]}]},{"id":"additional","label":"Additional Metadata","entries":[{"key":"dc:description.abstract","label":"Abstract","values":["Tato práce se zabývá technikou C2H a jejím využití pří implementaci algoritmů pro FPGA. V rámci práce je implementováno s využitím C2H několik struktur číslicových filtrů FIR a IIR, u kterých je provedeno porovnání z hlediska využitých zdrojů FPGA, maximální frekvence, latence, složitosti implementace a získaného zrychlení vůči samotnému procesoru Nios II. Také je vytvořen příklad pro zpracování obrazu pomocí lokálních operátorů implementovaných s využitím C2H, umožňující zobrazení výsledného obrazu na LCD displeji.","This thesis deals with utilizing C2H technique for implementation algorithm on FPGA. Several structures of digital filters FIR and IIR are implemented within this work with usage of C2H. For such a comparison is in terms of FPGA resources utilized, the maximum frequency, latency, complexity of implementation and acceleration obtained to Nios II processor itself. Example for image processing using local operators implemented using C2h is also created to display the result on the LCD."]},{"key":"dc:title","label":"Title","values":["Využití techniky C2H při implementaci algoritmů pro FPGA"]}]}],"canonical_facts":{"dc:contributor.advisor":["Valach, Soběslav"],"dc:creator":["Otisk, Libor"],"dc:description.abstract":["Tato práce se zabývá technikou C2H a jejím využití pří implementaci algoritmů pro FPGA. V rámci práce je implementováno s využitím C2H několik struktur číslicových filtrů FIR a IIR, u kterých je provedeno porovnání z hlediska využitých zdrojů FPGA, maximální frekvence, latence, složitosti implementace a získaného zrychlení vůči samotnému procesoru Nios II. Také je vytvořen příklad pro zpracování obrazu pomocí lokálních operátorů implementovaných s využitím C2H, umožňující zobrazení výsledného obrazu na LCD displeji.","This thesis deals with utilizing C2H technique for implementation algorithm on FPGA. Several structures of digital filters FIR and IIR are implemented within this work with usage of C2H. For such a comparison is in terms of FPGA resources utilized, the maximum frequency, latency, complexity of implementation and acceleration obtained to Nios II processor itself. Example for image processing using local operators implemented using C2h is also created to display the result on the LCD."],"dc:identifier.other":["52567"],"dc:identifier.uri":["http://hdl.handle.net/11012/17430"],"dc:language.iso":["cs"],"dc:publisher":["Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií"],"dc:rights":["Standardní licenční smlouva - přístup k plnému textu bez omezení"],"dc:subject":["C2H","FPGA","akcelerátor","FIR","IIR","lokální operátor","accelerator","local operator"],"dc:title":["Využití techniky C2H při implementaci algoritmů pro FPGA"],"dc:type":["Text"],"thesis:institution_name":["Ing."]},"updated_at":"2026-07-24T01:22:19Z"}