{"id":{"repo_id":"brazil-ufba","oai_identifier":"oai:repositorio.ufba.br:ri/28856"},"canonical_url":"https://search.dev.ndltd.org/etd/brazil-ufba/oai:repositorio.ufba.br:ri/28856","repository":{"repo_id":"brazil-ufba","name":"Brazil UFBA","base_url":"https://repositorio.ufba.br/oai/request"},"display":{"title":"Implementação em hardware reconfigurável do algoritmo de criptografia clefia com suporte completo à expansão de chaves","abstract":"O CLEFIA é um algoritmo de criptografia simétrica proposto e desenvolvido pela Sony Corporation com ênfase em Gerenciamento de Direitos Autorais.A estrutura proposta para o CLEFIA suporta chaves compartilhadas de 128, 192 e 256 bits. O algoritmo aperfeiçoa a segurança da cifra a partir do uso de técnicas como Diffusion Switch Mechanisms, representada por múltiplas matrizes de difusão organizadas em uma ordem predeterminada, tendo em vista garantir imunidade contra ataques diferenciais e lineares. Whitening Keys também são utilizadas, a partir da combinação do dado com partes da chave de codificação, antes da primeira iteração e ao final do processo de codificação. Trabalhos recentes indicam que o CLEFIA mostra-se uma solução eficiente, particularmente quando implementada em hardware, com estrutura compatível a padrões populares como o AES. Estruturas compactas em hardware têm significativa importância no projeto de sistemas embutidos, tais como aplicações com RFID ou plataformas de Sistemas-em-Chip, como pequenos dispositivos de comunicação. Apesar de pesquisas recentes terem explorado implementações do CLEFIA baseadas em tecnologias ASIC, soluções em FPGA podem também ser exploradas devido a suas vantagens em termos de adaptatividade computacional, reduzido time-to-market e custos de projeto para soluções dedicadas. Este trabalho propõe uma estrutura em hardware compacta e de alta taxa de transferência de dados, para o cômputo do algoritmo CLEFIA e seu respectivo mecanismo de expansão de chaves completo. Embora o presente estado da arte suporte apenas expansão de chaves de 128 bits, característica justificada pela necessidade de modificações na rede Feistel utilizada na cifra, neste trabalho demonstramos ser viável a implementação de uma estrutura com suporte completo à expansão de chaves do CLEFIA, ao custo de 200 SLICEs e baixo impacto em termos de desempenho, com frequência máxima de 369 MHz. Os resultados foram obtidos a partir da utilização de registradores de deslocamento endereçáveis, presentes em dispositivos FPGA modernos, e uma estrutura de controle de escalonamento adaptável, permitindo o cômputo das redes Feistel 4-branch e 8-branch sobre a mesma estrutura. Os resultados obtidos a partir de a implementação do circuito em um dispositivo Xilinx Virtex 5 sugerem que taxas de transferência superiores a 1 Gbps podem ser alcançadas com baixo custo em termos de área, com medidas de eficiência semelhantes àquelas apresentadas pelo estado da arte.","abstract_html":"O CLEFIA é um algoritmo de criptografia simétrica proposto e desenvolvido pela Sony Corporation com ênfase em Gerenciamento de Direitos Autorais.A estrutura proposta para o CLEFIA suporta chaves compartilhadas de 128, 192 e 256 bits. O algoritmo aperfeiçoa a segurança da cifra a partir do uso de técnicas como Diffusion Switch Mechanisms, representada por múltiplas matrizes de difusão organizadas em uma ordem predeterminada, tendo em vista garantir imunidade contra ataques diferenciais e lineares. Whitening Keys também são utilizadas, a partir da combinação do dado com partes da chave de codificação, antes da primeira iteração e ao final do processo de codificação. Trabalhos recentes indicam que o CLEFIA mostra-se uma solução eficiente, particularmente quando implementada em hardware, com estrutura compatível a padrões populares como o AES. Estruturas compactas em hardware têm significativa importância no projeto de sistemas embutidos, tais como aplicações com RFID ou plataformas de Sistemas-em-Chip, como pequenos dispositivos de comunicação. Apesar de pesquisas recentes terem explorado implementações do CLEFIA baseadas em tecnologias ASIC, soluções em FPGA podem também ser exploradas devido a suas vantagens em termos de adaptatividade computacional, reduzido time-to-market e custos de projeto para soluções dedicadas. Este trabalho propõe uma estrutura em hardware compacta e de alta taxa de transferência de dados, para o cômputo do algoritmo CLEFIA e seu respectivo mecanismo de expansão de chaves completo. Embora o presente estado da arte suporte apenas expansão de chaves de 128 bits, característica justificada pela necessidade de modificações na rede Feistel utilizada na cifra, neste trabalho demonstramos ser viável a implementação de uma estrutura com suporte completo à expansão de chaves do CLEFIA, ao custo de 200 SLICEs e baixo impacto em termos de desempenho, com frequência máxima de 369 MHz. Os resultados foram obtidos a partir da utilização de registradores de deslocamento endereçáveis, presentes em dispositivos FPGA modernos, e uma estrutura de controle de escalonamento adaptável, permitindo o cômputo das redes Feistel 4-branch e 8-branch sobre a mesma estrutura. Os resultados obtidos a partir de a implementação do circuito em um dispositivo Xilinx Virtex 5 sugerem que taxas de transferência superiores a 1 Gbps podem ser alcançadas com baixo custo em termos de área, com medidas de eficiência semelhantes àquelas apresentadas pelo estado da arte.","abstract_has_math":false,"creators":["Bittencourt, João Carlos Nunes"],"institution":"Escola Politécnica","degree_name":null,"degree_level":null,"degree_discipline":null,"degree_department":null,"school":null,"contributors":[],"advisors":["Oliveira, Wagner Luiz Alves de"],"committee_chairs":[],"committee_members":[],"year":2016,"date_issued":"2016","date_published":"2016","updated_at":"2026-07-27T22:07:34Z","subjects":["CLEFIA - Algoritmo","Criptografia","Hardware"],"languages":["pt_BR"],"rights":["Acesso Aberto"],"rights_urls":[],"identifier_entries":[]},"links":{"outbound_url":"http://repositorio.ufba.br/ri/handle/ri/28856","outbound_label":"Repository record","outbound_source":"dc:identifier.uri"},"metadata_groups":[{"id":"people","label":"People","entries":[{"key":"dc:contributor.advisor","label":"Advisor","values":["Oliveira, Wagner Luiz Alves de"]},{"key":"dc:creator","label":"Author","values":["Bittencourt, João Carlos Nunes"]}]},{"id":"academic_context","label":"Academic Context","entries":[{"key":"dc:date.accessioned","label":"Dc Date Accessioned","values":["2019-03-15T12:34:41Z"]},{"key":"dc:date.available","label":"Dc Date Available","values":["2019-03-15T12:34:41Z"]},{"key":"dc:date.issued","label":"Date","values":["2016"]},{"key":"dc:type","label":"Dc Type","values":["Dissertação"]}]},{"id":"subjects_keywords","label":"Subjects and Keywords","entries":[{"key":"dc:subject","label":"Dc Subject","values":["CLEFIA - Algoritmo","Criptografia","Hardware"]}]},{"id":"language_rights","label":"Language and Rights","entries":[{"key":"dc:language.iso","label":"Language (ISO)","values":["pt_BR"]},{"key":"dc:rights","label":"Dc Rights","values":["Acesso Aberto"]}]},{"id":"identifiers","label":"Identifiers","entries":[{"key":"dc:identifier.uri","label":"Identifier URI","values":["http://repositorio.ufba.br/ri/handle/ri/28856"]}]},{"id":"additional","label":"Additional Metadata","entries":[{"key":"dc:description.abstract","label":"Abstract","values":["O CLEFIA é um algoritmo de criptografia simétrica proposto e desenvolvido pela Sony Corporation com ênfase em Gerenciamento de Direitos Autorais.A estrutura proposta para o CLEFIA suporta chaves compartilhadas de 128, 192 e 256 bits. O algoritmo aperfeiçoa a segurança da cifra a partir do uso de técnicas como Diffusion Switch Mechanisms, representada por múltiplas matrizes de difusão organizadas em uma ordem predeterminada, tendo em vista garantir imunidade contra ataques diferenciais e lineares. Whitening Keys também são utilizadas, a partir da combinação do dado com partes da chave de codificação, antes da primeira iteração e ao final do processo de codificação. Trabalhos recentes indicam que o CLEFIA mostra-se uma solução eficiente, particularmente quando implementada em hardware, com estrutura compatível a padrões populares como o AES. Estruturas compactas em hardware têm significativa importância no projeto de sistemas embutidos, tais como aplicações com RFID ou plataformas de Sistemas-em-Chip, como pequenos dispositivos de comunicação. Apesar de pesquisas recentes terem explorado implementações do CLEFIA baseadas em tecnologias ASIC, soluções em FPGA podem também ser exploradas devido a suas vantagens em termos de adaptatividade computacional, reduzido time-to-market e custos de projeto para soluções dedicadas. Este trabalho propõe uma estrutura em hardware compacta e de alta taxa de transferência de dados, para o cômputo do algoritmo CLEFIA e seu respectivo mecanismo de expansão de chaves completo. Embora o presente estado da arte suporte apenas expansão de chaves de 128 bits, característica justificada pela necessidade de modificações na rede Feistel utilizada na cifra, neste trabalho demonstramos ser viável a implementação de uma estrutura com suporte completo à expansão de chaves do CLEFIA, ao custo de 200 SLICEs e baixo impacto em termos de desempenho, com frequência máxima de 369 MHz. Os resultados foram obtidos a partir da utilização de registradores de deslocamento endereçáveis, presentes em dispositivos FPGA modernos, e uma estrutura de controle de escalonamento adaptável, permitindo o cômputo das redes Feistel 4-branch e 8-branch sobre a mesma estrutura. Os resultados obtidos a partir de a implementação do circuito em um dispositivo Xilinx Virtex 5 sugerem que taxas de transferência superiores a 1 Gbps podem ser alcançadas com baixo custo em termos de área, com medidas de eficiência semelhantes àquelas apresentadas pelo estado da arte."]},{"key":"dc:title","label":"Title","values":["Implementação em hardware reconfigurável do algoritmo de criptografia clefia com suporte completo à expansão de chaves"]}]}],"canonical_facts":{"dc:contributor.advisor":["Oliveira, Wagner Luiz Alves de"],"dc:creator":["Bittencourt, João Carlos Nunes"],"dc:date.accessioned":["2019-03-15T12:34:41Z"],"dc:date.available":["2019-03-15T12:34:41Z"],"dc:date.issued":["2016"],"dc:description.abstract":["O CLEFIA é um algoritmo de criptografia simétrica proposto e desenvolvido pela Sony Corporation com ênfase em Gerenciamento de Direitos Autorais.A estrutura proposta para o CLEFIA suporta chaves compartilhadas de 128, 192 e 256 bits. O algoritmo aperfeiçoa a segurança da cifra a partir do uso de técnicas como Diffusion Switch Mechanisms, representada por múltiplas matrizes de difusão organizadas em uma ordem predeterminada, tendo em vista garantir imunidade contra ataques diferenciais e lineares. Whitening Keys também são utilizadas, a partir da combinação do dado com partes da chave de codificação, antes da primeira iteração e ao final do processo de codificação. Trabalhos recentes indicam que o CLEFIA mostra-se uma solução eficiente, particularmente quando implementada em hardware, com estrutura compatível a padrões populares como o AES. Estruturas compactas em hardware têm significativa importância no projeto de sistemas embutidos, tais como aplicações com RFID ou plataformas de Sistemas-em-Chip, como pequenos dispositivos de comunicação. Apesar de pesquisas recentes terem explorado implementações do CLEFIA baseadas em tecnologias ASIC, soluções em FPGA podem também ser exploradas devido a suas vantagens em termos de adaptatividade computacional, reduzido time-to-market e custos de projeto para soluções dedicadas. Este trabalho propõe uma estrutura em hardware compacta e de alta taxa de transferência de dados, para o cômputo do algoritmo CLEFIA e seu respectivo mecanismo de expansão de chaves completo. Embora o presente estado da arte suporte apenas expansão de chaves de 128 bits, característica justificada pela necessidade de modificações na rede Feistel utilizada na cifra, neste trabalho demonstramos ser viável a implementação de uma estrutura com suporte completo à expansão de chaves do CLEFIA, ao custo de 200 SLICEs e baixo impacto em termos de desempenho, com frequência máxima de 369 MHz. Os resultados foram obtidos a partir da utilização de registradores de deslocamento endereçáveis, presentes em dispositivos FPGA modernos, e uma estrutura de controle de escalonamento adaptável, permitindo o cômputo das redes Feistel 4-branch e 8-branch sobre a mesma estrutura. Os resultados obtidos a partir de a implementação do circuito em um dispositivo Xilinx Virtex 5 sugerem que taxas de transferência superiores a 1 Gbps podem ser alcançadas com baixo custo em termos de área, com medidas de eficiência semelhantes àquelas apresentadas pelo estado da arte."],"dc:identifier.uri":["http://repositorio.ufba.br/ri/handle/ri/28856"],"dc:language.iso":["pt_BR"],"dc:rights":["Acesso Aberto"],"dc:subject":["CLEFIA - Algoritmo","Criptografia","Hardware"],"dc:title":["Implementação em hardware reconfigurável do algoritmo de criptografia clefia com suporte completo à expansão de chaves"],"dc:type":["Dissertação"]},"updated_at":"2026-07-27T22:07:34Z"}