{"id":{"repo_id":"athens","oai_identifier":"oai:lib.uoa.gr:uoadl:5330515"},"canonical_url":"https://search.dev.ndltd.org/etd/athens/oai:lib.uoa.gr:uoadl:5330515","repository":{"repo_id":"athens","name":"National and Kapodistrian University of Athens","base_url":"https://pergamos.lib.uoa.gr/uoa/dl/frontend/oaipmh"},"display":{"title":"Inference of Kolmogorov-Arnold Networks on FPGA-based SoC","abstract":"Τα Δίκτυα Kolmogorov-Arnold (KANs) είναι κατάλληλα για την υλοποίηση αρχιτεκτονικών Νευρωνικών Δικτύων, ως εναλλακτική των περισσότερο διαδεδομένων Multi-Layer Perceptrons. Βασίζονται στην αναπαράσταση Kolmogorov-Arnold και δημιουργούν νευρωνικά δίκτυα με εκπαιδεύσιμες συναρτήσεις ενεργοποίησης ως βάρη. Παρότι συχνά παρουσιάζουν καλύτερα αποτέλεσματα από τα συμβατικά Multi-Layer Perceptrons παράγουν σχετικά σύνθετα συστήματα που δεν είναι κατάλληλα για εκτέλεση σε κλασικές αρχιτεκτονικές επεξεργαστών Von-Neumann. Καταλληλότερη αρχιτεκτονική είναι ένας επεξεργαστής ροής δεδομένων (data-flow), όπου τα δεδομένα μαζί με τις παραμέτρους του νευρωνικού δικτύου ρέουν ασύγχρονα και παράλληλα προς τον επεξεργαστή. Ακριβώς τέτοια συστήματα είναι οι συστολικές συστοιχίες επεξεργαστών και τα Field Programmable Gate Arrays (FPGAs) είναι πλέον κατάλληλα για την υλοποίησή τους. Η παρούσα εργασία αποσκοπεί στη σχεδίαση μίας πλήρως λειτουργικής, παραμετροποιήσιμης και βελτιστοποιημένης αρχιτεκτονικής γύρω από ένα διαθέσιμο πυρήνα Kolmogorov-Arnold που εκτελεί inference αναπτυγμένο σε γλώσσα περιγραφής υλικού. Ο πυρήνας αυτός αποτελεί έναν πλήρως ασύγχρονο επεξεργαστή ροής δεδομένων με application-specific αρχιτεκτονική. Για την βέλτιστη εκμετάλλευση των δυνατοτήτων του πυρήνα αυτός θα συντεθεί στο προγραμματιζόμενο υλικό ενός Xilinx Zynq-7000 System-on-a-Chip (SoC) με ένα δίκτυο από μνήμες και διαύλους που θα του παρέχουν τα απαραίτητα δεδομένα και παραμέτρους για να υλοποιεί inference μηχανικής μάθησης. Το SoC περιέχει επίσης έναν πυρήνα μικροεπεξεργαστή ARM Cortex-A9 στον οποίο θα εκτελεστεί μία bare-metal εφαρμογή που θα ρυθμίζει τις παραμέτρους και θα κατευθύνει τις ροές δεδομένων προς το FPGA, μέσω Direct Memory Access (DMA) και memory-mapped περιφερειακά. Στόχος είναι ο μέγιστος συγχρονισμός του υλισμικoύ με την εφαρμογή λογισμικού ώστε να επιτευχθεί επιταχυμένη απόδοση. Η εργασία αυτή ερευνά μία νέα αρχιτεκτονική νευρωνικών δικτύων για την οποία δεν έχουν προταθεί ως τώρα πολλές υλοποιήσεις, ειδικά σε προγραμματιζόμενο υλικό.","abstract_html":"Τα Δίκτυα Kolmogorov-Arnold (KANs) είναι κατάλληλα για την υλοποίηση αρχιτεκτονικών Νευρωνικών Δικτύων, ως εναλλακτική των περισσότερο διαδεδομένων Multi-Layer Perceptrons. Βασίζονται στην αναπαράσταση Kolmogorov-Arnold και δημιουργούν νευρωνικά δίκτυα με εκπαιδεύσιμες συναρτήσεις ενεργοποίησης ως βάρη. Παρότι συχνά παρουσιάζουν καλύτερα αποτέλεσματα από τα συμβατικά Multi-Layer Perceptrons παράγουν σχετικά σύνθετα συστήματα που δεν είναι κατάλληλα για εκτέλεση σε κλασικές αρχιτεκτονικές επεξεργαστών Von-Neumann. Καταλληλότερη αρχιτεκτονική είναι ένας επεξεργαστής ροής δεδομένων (data-flow), όπου τα δεδομένα μαζί με τις παραμέτρους του νευρωνικού δικτύου ρέουν ασύγχρονα και παράλληλα προς τον επεξεργαστή. Ακριβώς τέτοια συστήματα είναι οι συστολικές συστοιχίες επεξεργαστών και τα Field Programmable Gate Arrays (FPGAs) είναι πλέον κατάλληλα για την υλοποίησή τους. Η παρούσα εργασία αποσκοπεί στη σχεδίαση μίας πλήρως λειτουργικής, παραμετροποιήσιμης και βελτιστοποιημένης αρχιτεκτονικής γύρω από ένα διαθέσιμο πυρήνα Kolmogorov-Arnold που εκτελεί inference αναπτυγμένο σε γλώσσα περιγραφής υλικού. Ο πυρήνας αυτός αποτελεί έναν πλήρως ασύγχρονο επεξεργαστή ροής δεδομένων με application-specific αρχιτεκτονική. Για την βέλτιστη εκμετάλλευση των δυνατοτήτων του πυρήνα αυτός θα συντεθεί στο προγραμματιζόμενο υλικό ενός Xilinx Zynq-7000 System-on-a-Chip (SoC) με ένα δίκτυο από μνήμες και διαύλους που θα του παρέχουν τα απαραίτητα δεδομένα και παραμέτρους για να υλοποιεί inference μηχανικής μάθησης. Το SoC περιέχει επίσης έναν πυρήνα μικροεπεξεργαστή ARM Cortex-A9 στον οποίο θα εκτελεστεί μία bare-metal εφαρμογή που θα ρυθμίζει τις παραμέτρους και θα κατευθύνει τις ροές δεδομένων προς το FPGA, μέσω Direct Memory Access (DMA) και memory-mapped περιφερειακά. Στόχος είναι ο μέγιστος συγχρονισμός του υλισμικoύ με την εφαρμογή λογισμικού ώστε να επιτευχθεί επιταχυμένη απόδοση. Η εργασία αυτή ερευνά μία νέα αρχιτεκτονική νευρωνικών δικτύων για την οποία δεν έχουν προταθεί ως τώρα πολλές υλοποιήσεις, ειδικά σε προγραμματιζόμενο υλικό.","abstract_has_math":false,"creators":["Κούτουλας Ιωάννης","Koutoulas Ioannis"],"institution":null,"degree_name":null,"degree_level":null,"degree_discipline":null,"degree_department":null,"school":null,"contributors":[],"advisors":[],"committee_chairs":[],"committee_members":[],"year":2026,"date_issued":"2026","date_published":"2026","updated_at":"2026-07-24T01:01:45Z","subjects":["Θετικές Επιστήμες","Science"],"languages":["English"],"rights":[],"rights_urls":[],"identifier_entries":[{"key":"dc:identifier","label":"Identifier","values":["uoadl:5330515"],"render_values":[{"text":"uoadl:5330515","href":null,"code":true}]}]},"links":{"outbound_url":"https://pergamos.lib.uoa.gr/uoa/dl/object/5330515","outbound_label":"Repository record","outbound_source":"dc:identifier"},"metadata_groups":[{"id":"people","label":"People","entries":[{"key":"dc:creator","label":"Author","values":["Κούτουλας Ιωάννης","Koutoulas Ioannis"]}]},{"id":"academic_context","label":"Academic Context","entries":[{"key":"dc:date","label":"Dc Date","values":["2026"]},{"key":"dc:type","label":"Dc Type","values":["born_digital_postgraduate_thesis","Διπλωματική Εργασία","Postgraduate Thesis"]}]},{"id":"subjects_keywords","label":"Subjects and Keywords","entries":[{"key":"dc:subject","label":"Dc Subject","values":["Θετικές Επιστήμες","Science"]}]},{"id":"language_rights","label":"Language and Rights","entries":[{"key":"dc:language","label":"Dc Language","values":["English"]}]},{"id":"identifiers","label":"Identifiers","entries":[{"key":"dc:identifier","label":"Identifier","values":["uoadl:5330515","https://pergamos.lib.uoa.gr/uoa/dl/object/5330515"]}]},{"id":"additional","label":"Additional Metadata","entries":[{"key":"dc:description","label":"Description","values":["Τα Δίκτυα Kolmogorov-Arnold (KANs) είναι κατάλληλα για την υλοποίηση αρχιτεκτονικών Νευρωνικών Δικτύων, ως εναλλακτική των περισσότερο διαδεδομένων Multi-Layer Perceptrons. Βασίζονται στην αναπαράσταση Kolmogorov-Arnold και δημιουργούν νευρωνικά δίκτυα με εκπαιδεύσιμες συναρτήσεις ενεργοποίησης ως βάρη. Παρότι συχνά παρουσιάζουν καλύτερα αποτέλεσματα από τα συμβατικά Multi-Layer Perceptrons παράγουν σχετικά σύνθετα συστήματα που δεν είναι κατάλληλα για εκτέλεση σε κλασικές αρχιτεκτονικές επεξεργαστών Von-Neumann. Καταλληλότερη αρχιτεκτονική είναι ένας επεξεργαστής ροής δεδομένων (data-flow), όπου τα δεδομένα μαζί με τις παραμέτρους του νευρωνικού δικτύου ρέουν ασύγχρονα και παράλληλα προς τον επεξεργαστή. Ακριβώς τέτοια συστήματα είναι οι συστολικές συστοιχίες επεξεργαστών και τα Field Programmable Gate Arrays (FPGAs) είναι πλέον κατάλληλα για την υλοποίησή τους. Η παρούσα εργασία αποσκοπεί στη σχεδίαση μίας πλήρως λειτουργικής, παραμετροποιήσιμης και βελτιστοποιημένης αρχιτεκτονικής γύρω από ένα διαθέσιμο πυρήνα Kolmogorov-Arnold που εκτελεί inference αναπτυγμένο σε γλώσσα περιγραφής υλικού. Ο πυρήνας αυτός αποτελεί έναν πλήρως ασύγχρονο επεξεργαστή ροής δεδομένων με application-specific αρχιτεκτονική. Για την βέλτιστη εκμετάλλευση των δυνατοτήτων του πυρήνα αυτός θα συντεθεί στο προγραμματιζόμενο υλικό ενός Xilinx Zynq-7000 System-on-a-Chip (SoC) με ένα δίκτυο από μνήμες και διαύλους που θα του παρέχουν τα απαραίτητα δεδομένα και παραμέτρους για να υλοποιεί inference μηχανικής μάθησης. Το SoC περιέχει επίσης έναν πυρήνα μικροεπεξεργαστή ARM Cortex-A9 στον οποίο θα εκτελεστεί μία bare-metal εφαρμογή που θα ρυθμίζει τις παραμέτρους και θα κατευθύνει τις ροές δεδομένων προς το FPGA, μέσω Direct Memory Access (DMA) και memory-mapped περιφερειακά. Στόχος είναι ο μέγιστος συγχρονισμός του υλισμικoύ με την εφαρμογή λογισμικού ώστε να επιτευχθεί επιταχυμένη απόδοση. Η εργασία αυτή ερευνά μία νέα αρχιτεκτονική νευρωνικών δικτύων για την οποία δεν έχουν προταθεί ως τώρα πολλές υλοποιήσεις, ειδικά σε προγραμματιζόμενο υλικό.","KANs are suited for the implementation of Neural Network architectures, as an alternative to the more widely used \\glspl{mlp}. They are based on the Kolmogorov-Arnold representation theorem and they create neural networks that have learnable activation functions as weights. While they can occasionally outperform the contemporary MLPs they produce relatively complex systems that are not fit for execution in a classic Von-Neumann processor architecture. A more suitable architecture is a data-flow processor where the data, along the neural network parameters are streamed in an asynchronous and massively parallel manner. Systolic arrays are precisely this type of systems and FPGAs are a good fit for their implementation. This work aims at the design of a fully operational, parameterized and optimized architecture built around an available custom KAN inference core written in HDL. This core is a fully asynchronous data-flow processor with an application-specific architecture. To utilize the core at its maximum potential it will be synthesized in the programmable fabric of a Xilinx Zynq-7000 SoC along a complete network of memories and buses that feed it with the necessary data and network parameters to perform machine learning inference. The SoC also contains an ARM Cortex-A9 microprocessor on which a bare-metal application will set the system parameters and arbitrate the data streams to the FPGA via DMA and memory-mapped peripherals. The goal is for the custom hardware and the software application to operate at maximum synchronization to achieve accelerated performance. This work studies a novel neural network architecture where not many implementations have been proposed thus far, especially on programmable hardware."]},{"key":"dc:title","label":"Title","values":["Inference of Kolmogorov-Arnold Networks on FPGA-based SoC"]}]}],"canonical_facts":{"dc:creator":["Κούτουλας Ιωάννης","Koutoulas Ioannis"],"dc:date":["2026"],"dc:description":["Τα Δίκτυα Kolmogorov-Arnold (KANs) είναι κατάλληλα για την υλοποίηση αρχιτεκτονικών Νευρωνικών Δικτύων, ως εναλλακτική των περισσότερο διαδεδομένων Multi-Layer Perceptrons. Βασίζονται στην αναπαράσταση Kolmogorov-Arnold και δημιουργούν νευρωνικά δίκτυα με εκπαιδεύσιμες συναρτήσεις ενεργοποίησης ως βάρη. Παρότι συχνά παρουσιάζουν καλύτερα αποτέλεσματα από τα συμβατικά Multi-Layer Perceptrons παράγουν σχετικά σύνθετα συστήματα που δεν είναι κατάλληλα για εκτέλεση σε κλασικές αρχιτεκτονικές επεξεργαστών Von-Neumann. Καταλληλότερη αρχιτεκτονική είναι ένας επεξεργαστής ροής δεδομένων (data-flow), όπου τα δεδομένα μαζί με τις παραμέτρους του νευρωνικού δικτύου ρέουν ασύγχρονα και παράλληλα προς τον επεξεργαστή. Ακριβώς τέτοια συστήματα είναι οι συστολικές συστοιχίες επεξεργαστών και τα Field Programmable Gate Arrays (FPGAs) είναι πλέον κατάλληλα για την υλοποίησή τους. Η παρούσα εργασία αποσκοπεί στη σχεδίαση μίας πλήρως λειτουργικής, παραμετροποιήσιμης και βελτιστοποιημένης αρχιτεκτονικής γύρω από ένα διαθέσιμο πυρήνα Kolmogorov-Arnold που εκτελεί inference αναπτυγμένο σε γλώσσα περιγραφής υλικού. Ο πυρήνας αυτός αποτελεί έναν πλήρως ασύγχρονο επεξεργαστή ροής δεδομένων με application-specific αρχιτεκτονική. Για την βέλτιστη εκμετάλλευση των δυνατοτήτων του πυρήνα αυτός θα συντεθεί στο προγραμματιζόμενο υλικό ενός Xilinx Zynq-7000 System-on-a-Chip (SoC) με ένα δίκτυο από μνήμες και διαύλους που θα του παρέχουν τα απαραίτητα δεδομένα και παραμέτρους για να υλοποιεί inference μηχανικής μάθησης. Το SoC περιέχει επίσης έναν πυρήνα μικροεπεξεργαστή ARM Cortex-A9 στον οποίο θα εκτελεστεί μία bare-metal εφαρμογή που θα ρυθμίζει τις παραμέτρους και θα κατευθύνει τις ροές δεδομένων προς το FPGA, μέσω Direct Memory Access (DMA) και memory-mapped περιφερειακά. Στόχος είναι ο μέγιστος συγχρονισμός του υλισμικoύ με την εφαρμογή λογισμικού ώστε να επιτευχθεί επιταχυμένη απόδοση. Η εργασία αυτή ερευνά μία νέα αρχιτεκτονική νευρωνικών δικτύων για την οποία δεν έχουν προταθεί ως τώρα πολλές υλοποιήσεις, ειδικά σε προγραμματιζόμενο υλικό.","KANs are suited for the implementation of Neural Network architectures, as an alternative to the more widely used \\glspl{mlp}. They are based on the Kolmogorov-Arnold representation theorem and they create neural networks that have learnable activation functions as weights. While they can occasionally outperform the contemporary MLPs they produce relatively complex systems that are not fit for execution in a classic Von-Neumann processor architecture. A more suitable architecture is a data-flow processor where the data, along the neural network parameters are streamed in an asynchronous and massively parallel manner. Systolic arrays are precisely this type of systems and FPGAs are a good fit for their implementation. This work aims at the design of a fully operational, parameterized and optimized architecture built around an available custom KAN inference core written in HDL. This core is a fully asynchronous data-flow processor with an application-specific architecture. To utilize the core at its maximum potential it will be synthesized in the programmable fabric of a Xilinx Zynq-7000 SoC along a complete network of memories and buses that feed it with the necessary data and network parameters to perform machine learning inference. The SoC also contains an ARM Cortex-A9 microprocessor on which a bare-metal application will set the system parameters and arbitrate the data streams to the FPGA via DMA and memory-mapped peripherals. The goal is for the custom hardware and the software application to operate at maximum synchronization to achieve accelerated performance. This work studies a novel neural network architecture where not many implementations have been proposed thus far, especially on programmable hardware."],"dc:identifier":["uoadl:5330515","https://pergamos.lib.uoa.gr/uoa/dl/object/5330515"],"dc:language":["English"],"dc:subject":["Θετικές Επιστήμες","Science"],"dc:title":["Inference of Kolmogorov-Arnold Networks on FPGA-based SoC"],"dc:type":["born_digital_postgraduate_thesis","Διπλωματική Εργασία","Postgraduate Thesis"]},"updated_at":"2026-07-24T01:01:45Z"}